EP 2005_02.pdf

Audiofilski przetwornik C/A

Wszystkie odtwarzacze płyt

CD i komputerowe napędy

CD-ROM mają wbudowane

przetworniki cyfrowo-analogowe

(C/A). Stosowane w nich

(a zwłaszcza w CD-ROM)

przetworniki C/A są często ze

względów oszczędnościowych

uproszczone i mają niezbyt

dobre parametry. Wykorzystując

nowo opracowane układy

scalone można uzyskać lepszą

jakość odtwarzanego dźwięku.

W artykule prezentujemy

układ przetwornika cyfrowo-

analogowego zaprojektowanego

specjalnie w tym celu, tj.

zgodnego ze standardem S/PDIF.

Rekomendacje:

oprócz uzyskania lepszego

dźwięku, Czytelnicy

pasjonujący się elektroniką

mogą samodzielnie wykonać

dość istotną część toru

audio. Dodatkowym atutem

urządzenia jest to, że pozwala

na eksperymentowanie bez

konieczności ingerencji w

wewnętrzne obwody odtwarzacza,

ponieważ cyfrowy strumień

odczytany z płyty CD jest

doprowadzony do złącza S/PDIF.

odtwarza-

czu dźwięk

zapisany w

postaci cyfrowej na

płycie CD jest odczy-

tywany promieniem lasera.

Ten strumień danych trzeba w

jakiś sposób przesłać do przetworni-

ka. Spróbujmy się zastanowić, jakie

informacje trzeba przesłać do prze-

twornika C/A, żeby mógł poprawnie

odtworzyć sygnał analogowy. Oczywi-

ście najważniejsze są dane tworzone

w trakcie próbkowania analogowego

sygnału audio. Dane mogą mieć róż-

ne długości od 16 do 24 bitów. Mo-

żemy się domyślać, że każda taka

porcja danych musi być zapakowana

w określoną „paczkę”, bo inaczej nie

można stwierdzić, kiedy jest przesyła-

ny pierwszy bit, a kiedy ostatni. Na

płycie CD nagrany jest stereofoniczny

dźwięk i przetwornik musi wiedzieć

kiedy jest przesyłany kanał lewy, a

kiedy prawy. Przydałoby się również,

żeby była możliwość przesyłania róż-

nych dodatkowych informacji wplecio-

nych pomiędzy dane audio. Wszystko,

co jest związane z przesyłaniem cyfro-

wego dźwięku z płyty CD dokładnie

opisano i nazwano standardem S/PDIF

( Sony Philips Digital Interface ). Stan-

dard S/PDIF stał się normą IEC 958,

a potem IEC 60958-3 „ consumer stan-

dard ” Norma ta opisuje kompletny

interfejs wykorzystywany w urządze-

niach powszechnego użytku pozwala-

jący na przesyłanie sygnałów cyfro-

wych audio.

Jeżeli popatrzymy na złącze S/PDIF

to zobaczymy, że można tam podłączyć

jeden przewód sygnałowy i oczywiście

masę tego sygnału. Oznacza to, że sy-

gnał cyfrowy może być tym złączem

przesyłany szeregowo: bit po bicie. Sze-

regowe przesyłanie wielu różnych infor-

macji jest możliwe po uprzednim ich

zakodowaniu. Z tego powodu ze-

wnętrzne przetworniki audio zbudowane

są z dwu zasadniczych części: odbiorni-

ka S/PDIF odbierającego i dekodującego

strumień danych S/PDIF i właściwego

przetwornika cyfrowo analogowego.

Schemat urządzenia został poka-

zany na rys. 1 . Odbiornikiem sygna-

łu S/PDIF jest układ DIR 1703 (U1)

firmy Burr Brown. Schemat blokowy

tego układu pokazany jest na rys. 2 .

Opis przetwornika

Sygnał z odtwarzacza podłączamy

do złącza ZL1. W standardzie S/PDIF

ma on poziom ±0,5 V. Ponieważ wej-

ście odbiornika U1 akceptuje poziomy

TTL, a właściwie CMOS, to koniecz-

ne jest zastosowanie konwertera po-

ziomów zbudowanego z inwerterów

układu U4. Wszystkie komputerowe

napędy CD-ROM są również wypo-

sażone w cyfrowe wyjście S/PDIF,

ale sygnał ma poziomy TTL. Żeby

można było podłączać sygnały z obu

źródeł zastosowano dwie zworki: J8

i J9. Kiedy podłączony jest sygnał o

poziomach ±0,5 V ze źródła o impe-

dancji 75 V to zworka J9 jest zwar-

ta i dołącza do wejścia rezystor R12

dopasowujący impedancje wejścia do

impedancji źródła sygnału. Zworka J8

jest również zwarta. Bramka U4A jest

zlinearyzowana i działa jako wzmac-

niacz. Wzmocniony sygnał jest for-

Elektronika Praktyczna 2/2005

P R O J E K T Y

odtwarza-

czu dźwięk

zapisany w

postaci cyfrowej na

łycie CD jest odczy-

tywany promieniem lasera.

Ten strumień danych trzeba w

jakiś sposób przesłać do przetworni-

ka. Spróbujmy się zastanowić, jakie

informacje trzeba przesłać do prze-

twornika C/A, żeby mógł poprawnie

odtworzyć sygnał analogowy. Oczywi-

cie najważniejsze są dane tworzone zakodowaniu. Z tego powodu ze-

Audiofilski przetwornik C/A

Rys. 1. Schemat elektryczny przetwornika C/A

Elektronika Praktyczna 2/2005

Audiofilski przetwornik C/A

Tab. 1. Wybór częstotliwości oscylatora kwarcowego

Częstotliwość

próbkowania F s

128·f s 256·f s 384·f s 512·f s BRSEL

podłączone do

32 kHz 4,096 MHz 8,192 MHz 12,288 MHz 16,384 MHz BFRAME

44,1 kHz 5,6448 MHz 11,2896 MHz 16,9344 MHz 22,5792 MHz EMFLG

48 kHz 6,144 MHz 12,288 MHz 18,432 MHz 24,576 MHz Nie połączone

88,2 kHz 11,2896 MHz 22,5792 MHz 33,8688 MHz 45,1584 MHz URBIT

96 kHz 12,288 MHz 24,576 MHz 36,864 MHz 49,152 MHz CSBIT

mowany na bramce U4B. Jeżeli obie

zworki zostaną rozwarte, to moż-

na podłączyć do ZL1 sygnał TTL z

wyjścia cyfrowego napędu CD-ROM.

Bramki układu U4 działają wtedy

jako zwykłe bufory.

Uformowany sygnał z wyjścia bram-

ki U4B jest podawany na wejście DIN

odbiornika i dalej do układu dekodera

S/PDIF. W dekoderze ze strumienia da-

nych są wydzielane bity kanału statu-

sowego i bity ramki danych: V, U, C i

P. Jeden z sygnałów wyjściowych deko-

dera jest przesyłany do układu SpAct

mającego za zadanie odtworzyć ze stru-

mienia danych sygnał zegara systemo-

wego. W układzie DIR1703 dostępne są

2 podstawowe tryby pracy związane z

układem SpAct i odtwarzaniem zega-

ra systemowego: tryb PLL i tryb pracy

z oscylatorem kwarcowym. Tryb pracy

jest wybierany przez wymuszenie za

pomocą zworki J3 odpowiedniego stanu

na wyprowadzeniu CKSEL: stan niski

- PLL, stan wysoki tryb - oscylatora

kwarcowego. Po zwarciu J3 na wypro-

wadzeniu CKSEL wymuszany jest stan

wysoki. Jeżeli zworka jest rozwarta, to

wewnętrzny rezystor ( pull down ) wymu-

sza stan niski.

W trybie PLL zegar systemowy o

częstotliwości równej wielokrotności

częstotliwości próbkowania f s jest wy-

dzielany ze zmodulowanego bifazowo

strumienia danych S/PDIF. W procesie

wydzielania bierze udział układ SpAct

taktowany przebiegiem o częstotliwości

100 MHz uzyskiwanym z pętli fazo-

wej PLL1. Układ PLL1 jest taktowany

przebiegiem z oscylatora kwarcowego.

Z tego powodu praca w trybie PLL

wymaga, żeby pracował oscylator kwar-

cowy. Jaka ma być częstotliwość tego

oscylatora powiemy później. Z układu

SpAact sygnał zegara przechodzi przez

drugą pętlę PLL2 i dalej taktuje układy

interfejsu PCM, oraz wychodzi z układu

jako zegar systemowy SCKO. Elementy

R6, C5 i C6 tworzą pracują w układzie

filtra pętli PLL.

zostałe sygnały zegarowe interfejsu są

uzyskiwane z podzielenia zegara sys-

temowego. Częstotliwość oscylatora

w tym trybie pracy musi być ściśle

określona i wynika z założonej wielo-

krotności częstotliwości próbkowania.

Na przykład dla 128·f s i f s =32 kHz

częstotliwość oscylatora musi wynosić

F osc =128·(32 kHz)=4,096 MHz, ale dla

512·f s i f s =96 kHz F osc =512·(96 kHz)=

49,152 MHz. Przy tak dużej rozpiętości

częstotliwości trzeba było wprowadzić

jakiś sposób programowania oscylatora.

Realizowane jest to przez połączenie

wyprowadzenia BRSEL z jednym z wy-

prowadzeń: BFRAME, EMFLG, URBIT,

CSBIT. Wszystkie możliwe częstotliwo-

ści oscylatora zależne od częstotliwości

próbkowania i mnożnika pokazane zo-

stały w tab. 1 .

W tym momencie widać wyraźnie za-

letę trybu PLL: odbiornik może nieza-

leżnie od częstotliwości oscylatora od-

bierać próbkowane dane o różnych F s i

można zaprogramować dowolny mnoż-

nik zegara systemowego. Tutaj można

sobie postawić pytanie: po co stosować

tryb z oscylatorem kwarcowym? Trzeba

znać częstotliwość próbkowania danych

strumienia S/PDIF, a po jej zmianie

trzeba zmieniać oscylator. Otóż jak się

okazuje w trybie oscylatora kwarcowe-

go można uzyskać dużo mniejszy jitter,

bo stabilność oscylatora kwarcowego

jest lepsza niż przebiegu uzyskiwanego

z układu PLL.

Zegar systemowy

Po włączeniu zasilania w obu try-

bach pracy zegar systemowy ma często-

tliwość określoną przez oscylator kwar-

cowy. W trybie PLL po pojawieniu się

sygnału S/PDIF zegar systemowy genero-

wany w układzie SpAct przestawia się

na częstotliwość określoną przez często-

tliwość próbkowania i zaprogramowany

mnożnik. Kiedy w trakcie pracy znik-

nie (zostanie odłączony) sygnał S/PDIF,

to zegar systemowy może nie zmienić

swojej częstotliwości.

W układzie z rys. 1 mnożnik jest

ustawiony na wartość 256 (SCF0=1,

SCF1=0) – tab. 2 .

Odebrany i poprawnie zdekodowa-

ny strumień danych musi być teraz

Tryb PLL

Wróćmy teraz na chwilę do trybu

PLL. Powiedzieliśmy, że tam również

potrzebny jest oscylator. Jednak w tym

przypadku można niezależnie od f s i

mnożnika wybrać dowolną częstotli-

wość z tab. 1 i oczywiście ją zaprogra-

mować przez odpowiednie połączenie

BRESEL. Na przykład mamy oscylator

4,096 MHz, a strumień danych jest

próbkowany z częstotliwością 44,1 kHz.

Wybieramy tryb PLL, zwieramy BRSEL

z BRFRAME i odpowiednio programu-

jemy mnożnik dla zegara systemowego.

Tryb oscylatora kwarcowego

W trybie oscylatora kwarcowe-

go zegar systemowy jest uzyskiwany

z wyjścia oscylatora kwarcowego. Po-

Rys. 2. Schemat blokowy układu DIR1703

Elektronika Praktyczna 2/2005

Audiofilski przetwornik C/A

Tab. 2. Wybór mnożnika zegara

systemowego

SCF1 SCF0 SCKO

128·fs

wane PCM o długości 16, 20 i 24

bity w formatach I2S i „ left justi-

fied ”. Częstotliwość próbkowania

może się zmieniać w zakresie od

10 kHz do 200 kHz. Jeżeli na wej-

ściu pojawią się dane PCM z płyty

DVD Audio jednego z mocno lanso-

wanego nowego systemu zapisu au-

dio o długości 24 bitów i częstotli-

wości próbkowania 192 kHz, to jak

widać DSD1793 powinien sobie bez

problemu z nimi poradzić.

Dodatkowo ten przetwornik akceptuje

dane z opracowanego przez firmy Sony

i Philips nowego standardu kodowania

danych audio DSD - Direct Stream Di-

gital . Jest wtedy wykorzystywany inny

interfejs wejściowy, a dane z dekodera

DSD są podawane na wejścia DSDL i

DSDR (tutaj nie wykorzystywane). Zegar

taktujący przesyłaniem danych w forma-

cie DSD korzysta z wejścia DBCK.

W naszym rozwiązaniu wykorzy-

stywany jest klasyczny interfejs PCM

z danymi o długości 16 bitów i czę-

stotliwości próbkowania 44,1 kHz.

Dane z odbiornika wchodzą na wej-

ście PDATA (rys. 1), sygnał taktują-

cy przesyłaniem danych na wejście

PBC, a sygnał identyfikacji kanałów

na wejście PLRCK. Zegar systemowy

powinien być podłączony do wejścia

SCK. Na rys. 3 pokazany został sche-

mat blokowy przetwornika.

Dane z wejścia PDATA trafiają do

bloku interfejsu wejściowego a następ-

nie są poddawane procesowi 8-krotnego

nadpróbkowania ( oversampling ). Nad-

próbkowanie polega na interpolowaniu

przebiegu wejściowego na podstawie

odbieranych próbek, a następnie prób-

kowaniu tak otrzymanego przebiegu z

częstotliwością 8-krotnie większą. Cały

ten proces jest konieczny by można

było uzyskać dostateczne filtrowanie od-

bieranego przebiegu dolnoprzepustowym

filtrem cyfrowym. To filtrowanie stosu-

je się po to, żeby tłumić składowe o

częstotliwości większej niż połowa czę-

stotliwości próbkowania - wynika to z

twierdzenia o próbkowaniu. Im większa

częstotliwość próbkowania, tym łatwiej

jest zrealizować filtr cyfrowy i dlatego

stosuje się zabieg nadpróbkowania.

Odfiltrowane dane są podawane na

wejście przetwornika cyfrowo analogo-

wego o konstrukcji zapewniającej dużą

dynamikę i tolerancję na zjawisko jitte-

ra. Dane o długości 24 bitów i często-

tliwości próbkowania 8·fs są rozdzielane

na 6 starszych bitów i 18 młodszych

bitów. Starsze bity są konwertowane na

kod ICOB ( inverted complementary off-

set binary ). Młodsze bity są poddawane

konwersji przez modulator delta – sig-

ma pracujący z częstotliwością 64*fs.

W wyniku sumowania danych z bloku

ICOB i modulatora delta-sigma powstaje

kod 66 poziomowy, który jest konwerto-

wany przez przetwornik złożony z blo-

ków DWA i DAC na postać analogową.

Część analogowa przetwornika jest

zasilana napięciem +5 VA, a część

cyfrowa napięciem +3,3 VD. Podobnie

jak w przypadku odbiornika DIR1703

rozdzielone są masy obwodów analogo-

wych (A_GND) i cyfrowych (D_GND).

Oba napięcia są blokowane przez pary

kondensatorów 100 nF i 10 µF (kon-

densatory C29, C30, C32, C33). Sygnał

z przetwornika wymaga odfiltrowania

zakłóceń powstałych w końcowej kon-

wersji sygnału cyfrowego na analogowy.

Operację tę wykonuje filtr dolnoprze-

pustowy zbudowany na podwójnym

wzmacniaczu operacyjnym U3. Ponieważ

wyjścia sygnału analogowego DSD1793

są różnicowe, to filtr dodatkowo zamie-

nia sygnał różnicowy na sygnał asyme-

tryczny doprowadzony do złącz CINCH

ZL2 i ZL3. Układ U3 jest zasilany na-

pięciami ±9 V blokowanymi kondensa-

torami 10 µF (C39 i C40).

Dość wysoką dynamikę przetwor-

nika można jeszcze zwiększyć. W

tym celu można DSD1793 przełączyć

w tryb pracy monoural i będzie on

wtedy przetwarzał sygnał cyfrowy

na postać analogową tylko z jednego

zaprogramowanego wcześniej kanału.

W tym trybie pracy sygnał stereofo-

niczny musi być przetwarzany przez

2 przetworniki, a każdy z nich musi

być wyposażony w odpowiedni filtr

dolnoprzepustowy na wyjściu sygnału

audio.

Szeregowy port slave I2C wbudo-

wany w przetwornik jest używany do

wpisywania potrzebnych parametrów

pracy do rejestrów układu. Będą to

między innymi parametry interfejsu

PCM. Przypomnijmy, że odbiornik

przesyła dane w formacie I2S o mak-

symalnej długości 24 bitów. Mnożnik

zegara systemowego został ustawiony

na wartość 256. Żeby całość popraw-

nie działała, to interfejs PCM prze-

twornika musi pracować z takimi sa-

mymi parametrami. Ponieważ możliwa

jest praca w 2 systemach kodowania:

256·fs

384·fs

512·fs

zamieniony na standardowy format

PCM akceptowany przez przetworniki

C/A audio. Znane są 2 podstawowe

odmiany formatu PCM: I2S i format

standardowy zwany też „dosunięty do

prawej” right justified . Rzadziej spoty-

kany jest format „dosunięty do lewej”

left justified . Wszystkie te formaty są

używane i odbiornik musi mieć moż-

liwość wygenerowania danych wyj-

ściowych w każdym z nich. Różnice

pomiędzy formatami polegają głównie

na sposobie przesyłania danych linią

danych. Poza tą linią interfejs PCM

zawiera linie: zegarową i identyfikacji

kanałów. Linia zegarowa (wyprowadze-

nie BCKO odbiornika DIR1703) taktuje

dane przesyłane linią danych (wypro-

wadzenie DOUT). Linia identyfikacji

kanałów określa, czy w danym mo-

mencie jest przesyłany kanał lewy czy

prawy (wyprowadzenie LRCKO). Sygnał

na linii identyfikacji ma częstotliwość

równą częstotliwości próbkowania. Uzu-

pełnieniem interfejsu jest wspomniany

już dość istotny sygnał zegara systemo-

wego (wyprowadzenie SCKO).

Format danych wyjściowych PCM

ustawiany jest stanami na wyprowa-

dzeniach FMT1 i FMT0 – tab. 3 .

W przetworniku ustawiony jest

24- bitowy format I2S.

Tor sygnałowy

Jak już powiedzieliśmy zadaniem

odbiornika jest odebranie szeregowo

przesyłanego strumienia danych z wyj-

ścia S/PDIF, wydzielenie z niego sygna-

łu zegara systemowego i „przeformato-

wanie” danych na format PCM. Takie

dane teraz mogą zostać poddane kon-

wersji do postaci analogowej w prze-

tworniku cyfrowo analogowym. O ile

odbiornik decyduje o tym z jaką jako-

ścią będzie odtworzony lub wytworzony

sygnał zegara systemowego (wielkość jit-

ter’a), to przetwornik jest odpowiedzial-

ny za pozostałe parametry odtwarzanego

dźwięku. Najważniejsze z nich to: duża

dynamika, minimalne zniekształcenia

nieliniowe i szumy. Oczywiście taki

przetwornik musi być kompatybilny z

interfejsem PCM. W urządzeniu został

zastosowany dość nowy układ DSD1793

również firmy Burr Brown.

DSD1793 akceptuje dane kodo-

Tab. 3. Wybór formatu wyjściowego

FMT0 FMT1 Format danych

wyjściowych

L L 16 bity „rihgt justified”

L H 24 bity „right justified”

H L 24 bity „left justified”

H H 24 bity I2S

Elektronika Praktyczna 2/2005

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: