arch_pojecia.doc

A

ALU

jednostka arytmetyczno-logiczna. Układ ALU realizuje operacje arytmetyczno-logiczne na wektorach informacji cyfrowej wprowadzonych z odpowiedniego rejestru.

B

BEDO RAM (Burst EDO RAM)

połączenie techniki "Burst" i EDO RAM, zawierające dwustopniowy potok (pipeline). Zamiast jednego adresu odczytywane są jednocześnie cztery. Na magistrali adresowej adres pojawia się tylko na początku odczytu, co wydatnie skraca średni czas dostępu. Burst - tryb dostępu do pamięci, w którym jednocześnie odczytywane są cztery sąsiednie komórki.

C

Cache

szybka pamięć buforowa, zwana też pamięcią podręczną, w której tymczasowo i "na zapas" przechowywane są dane z innego wolniejszego nośnika danych.

Cache Hit

sytuacja występująca, gdy żądane przez CPU dane i adresy są już w Cache'u. Procesor nie potrzebuje ściągać danych z pamięci roboczej,powoduje to wzrost wydajności komputera.

Cache Miss

okoliczności występujące gdy żądanych przez procesor danych lub adresów nie ma w buforze,dlatego procesor musi ściągnąć dane z pamięci roboczej oraz zapisać je w pamięci Cache, powoduje spadek wydajności pracy CPU.

CISC

jest to procesor o pełnej liście instrukcji, jest on mikroprogramowalny, tzn. wykonanie dowolnego rozkazu assemblerowego może uruchomić mikroprogram składający się z kilku czynności.

Częstotliwość procesora

chodzi tu o roboczą częstotliwość jednostki centralnej. Jest ona pozyskiwana z częstotliwością magistrali za pomocą tzw. układu PLL (Phase Locked Loop, układ z synchronizacją pętlą fazową) i zwielokrotniana jej przez odpowiedni współczynnik.

D

DRAM

jest to dynamiczna pamięć RAM, która jest obecnie standardowym typem pamięci głównej komputerów PC. W pamięci DRAM informacje zapisywane są w postaci ładunków elektrycznych na kondensatorach. Po kilku milisekundach od naładowania kondensator rozładowuje się i umieszczony w nim ładunek musi być odświeżony, by zawartość pamięci pozostała niezmieniona. Właśnie przez to odświeżanie pamięć tą nazywamy dynamiczną. W technologi MOS wykorzystuje się efekt pamiętania informacji w postaci ładynków magazynowanych w pojemnościach pasożytniczych tranzystora.

E

EDO DRAM (Extended Data Out)

obecnie najbardziej popularny, czas dostępu wynosi do 50 ns. Funkcjonuje podobnie do FPM, może jednak wyznaczać kolejny adres zaraz po rozpoczęciu odczytu poprzedniej komórki. Taki rezultat osiągnięto dzięki zmodyfikowaniu sygnału CAS i nie blokowaniu wyjść (data-out) w czasie transmisji (przy wysokim zboczu CAS).

F

FPM DRAM (Fast Page Mode)

wychodzący obecnie z użycia DRAM, charakteryzujący się stosunkowo długim czasem dostępu- najczęściej 70 ns. Komórki pamięci zorganizowane są w grupy (strony), w myśl zasady iż najczęściej odczytywana jest następna komórka, a dostęp do komórek znajdujących się na tej samej stronie jest znacznie szybszy niż w innym przypadku. Może optymalizować odczyt danych, które występują na tej samej stronie (row).

K

Koprocesor ( FPU )

jest to specjalizowany układ służący do obliczeń zmiennoprzecinkowych. Wykonuje on je znacznie szybciej niż zwykły procesor. Spośród wszystkich rozkazów przechwytuje on te, które dotyczą liczb zmiennoprzecinkowych, wykonuje operację i do procesora głównego zwraca gotowy wynik.

M

MMX

powszechnie uważa się, że jest to skrót od Multi Media Extension, który jest nazwą rozszerzonego zbioru instrukcji przeznaczonego do procesorów klasy Pentium i Pentium Pro. Intel ani nie potwierdza ani nie zaprzecza takiemu rozszyfrowaniu nazwy. 57 nowych instrukcji ma za zadanie zapewnić duże tempo w aplikacjach multimedialnych jak np. grach z grafiką trójwymiarową czy też w dekompresji danych wideo. Polecenia te stosują rejestry koprocesora matematycznego jak rejestry uniwersalne. Jeśli poszczególny programy nie wykorzystują nowych instrukcji, ich czas wykonania nie będzie wcale krótszy od poprzedniego. Niemniej jednak jednostka centralna MMX jest średnio nieco szybsza od swoich kolegów, gdyż producenci powiększyli znacznie pojemność jej pamięci cache pierwszego poziomu. Procesory z technologią MMX będą już niedługo produkowane nie tylko przez Intela, lecz także przez firmy AMD i Cyrix.

O

Out of Order Execution

jednostka centralna, dla której technologia ta nie jest obca, przetwarza instrukcje w dowolnej kolejności. Okazuje się to korzystne w sytuacjach, gdy np. pierwsza instrukcja oczekuje na dane z pamięci, a następna instrukcja wymaga wyniku z pierwszego polecenia. W powstałym "wolnym" czasie można przecież wykonać jedną lub dwie instrukcje, które nie czekają na dane z zewnątrz lub powstałe w wyniku zrealizowania poprzednich poleceń. Jednostka CPU zachowuje wyniki pochodzące z operacji wykonanych "poza kolejnością" w ukrytych rejestrach, aby sięgnąć po nie, gdy nadarzy się ku temu okazja. Ta zoptymalizowana metoda działania pozwala uzyskać znaczny wzrost całkowitej wydajności systemu.

P

Pamięć podręczna pierwszego poziomu ( L1)

ta bardzo szybka pamięć jest zintegrowana w jednostce centralnej. Pracuje ona z pełną częstotliwością wewnętrzną procesora i z tego względu przyczynia się do ogromnego wzrostu wydajności jednostki PCU mimo swojej niewielkiej pojemności. Procesory z rodziny 486 posiadają wewnętrzny cache o pojemności 8 do 16 KB, a w jednostkach Pentium pojemność tej pamięci wynosi z reguły 16 KB. Nowy procesor Intela z technologią MMX jest wyposażony w 32 KB pamięci cache, a wersje MMX jednostek centralnych AMD (K6) oraz Cyrixa (M2) posiadają 64 KB.

Pipelining technologia

jednostka CPU starszego typu przetwarza jedną instrukcję w kilku cyklach. Najpierw musi ona wykryć z jakim poleceniem ma doczynienia, a w następnym cyklu wczytuje odpowiednie dane z pamięci roboczej, pamięci podręcznej (cache) lub z wewnętrznego rejestru. Dopiero teraz ma miejsce operacja na pobranych danych, poczym zostają one zachowane w pamięci roboczej, pamięci podręcz...