Atmega128 PL.pdf

(8438 KB) Pobierz
ATmega 128
ATmega 128
Wojciech Glądała
Tomasz Kopeć
Łukasz Przepióra
Tomasz Tokarski
Piotr Zych
445308961.001.png
CECHY
o Wysoka wydajność, niski pobór mocy AVR 8 bitowy mikrokontroler
o Zaawansowana architektura RISC
o 133 rozkazy – większość wykonywana w czasie jednego cyklu maszynowego
o 32 x 8 rejestry ogólno dostępne + rejestr kontroli zewnętrznej
o statyczne operacje
o do 16 MIPS przy 16MHz
o wbudowany dwu cyklowy mnożnik
o trwała pamięć programu i danych
o 128KB wewnętrznej reprogramowalnej Flash o wytrzymałości 1000 cykli
zapisy/wymazania
o opcjonalna sekcja programu ładującego z niezależnymi bitami blokującymi, wewnętrzne
programowanie oraz operacje odczytu podczas zapisu
o 4KB EEPROM o wytrzymałości 100 000 cykli zapisu/wymazania
o 4KB wewnętrznego SRAM
o do 64KB opcjonalnej zewnętrznej przestrzeni pamięci
o blokada programowania dla bezpieczeństwa programów
o interfejs SPI dla systemowego programowania
o interfejs JTAG
o skanowanie graniczne w poszukiwaniu zgodności ze standardem JTAG
o rozległe wbudowane wsparcie debugera
o programowanie Flash, EEPROM, bezpieczników i bitów blokujących przez interfejs
JTAG
o cechy peryferyjne
o dwa 8 bitowe liczniki/stopery z oddzielnymi prescalerami i trybami porównywania
o dwa rozszerzone 16 bitowe liczniki/stopery z oddzielnymi prescalerami, trybami
porównywania i trybami schwytania
o licznik czasu rzeczywistego z oddzielnym oscylatorem
o dwa 8 bitowe kanały PWM
o 6 kanałów PWM z programowalną rozdzielczością od 2 do 16 bitów
o wyjściowy modulator porównujący
o 8 kanałowy 10 bitowy ACD
8 sygnałów zakończenia kanału
7 różnych kanałów
2 różne kanały z programowalnym przyrostem 1x, 10x lub 200x
o bajtowo zorientowany dwuprzewodowy szeregowy interfejs
o podwójny programowalny szeregowy USART
o interfejs szeregowy SPI podrzędny/nadrzędny
o programowalny licznik Watchdog’a z wbudowanym oscylatorem
o wbudowany analogowy komparator
o specjalne cechy mikrokontrolera
o reset przy włączaniu zasilania, programowalny detektor obniżonego napięcia sieciowego
o wewnętrzny wzorcowy oscylator RC
o wewnętrzne i zewnętrzne źródła przerwań
o sześć trybów snu: Idyl, redukcja szumów ADC, oszczędność mocy, obniżony pobór
mocy, oczekiwanie i rozszerzone oczekiwanie
o częstotliwość zegara wybierana przez oprogramowanie
o tryb kompatybilności z ATmega103 wybierany poprzez bezpiecznik
o globalne zablokowanie podciągania
o I/O i packages
o 53 programowalnych linii I/O
o 64- TQFP
o napięcia pracy
o 2.7 – 5.5 dla ATmega128L
o 4.5 –5.5 dla ATmega128
o klasa szybkości
o 0-8 MHz ATmega128L
o 0 – 16 MHz ATmega128
KONFIGURACJA NÓŻEK
KRÓTKI OPIS
ATmega128 jest 8 bitowym mikrokontrolerem o niskim poborze mocy opartym na architekturze AVR z
rozszerzonym RISC. Poprzez wykonywanie instrukcji w jednym cyklu zegarowym, ATmega128 osiąga
rezultat w okolicy 1MIPS na MHz, co pozwala poprzez projektowanie systemu zoptymalizować pobór
mocy z jednoczesnym przyspieszeniem działania
445308961.002.png
o Diagram blokowy
Rdzeń AVR zawiera bogaty zestaw instrukcji z 32 rejestrami dostępnymi do różnych celów. Wszystkie 32
rejestry są bezpośrednio podłączone do Jednostki Arytmetyczno Logicznej (ALU), co pozwala na
jednoczesny dostęp do dwóch niezależnych rejestrów w jednej instrukcji jednego taktu maszynowego.
Taka architektura jest bardzie efektywna dla kodu obsługi oraz pozwala nawet na dziesięciokrotnie
szybszą pracę w porównaniu z konwencjonalnymi mikrokontrolerami CISC’owymi.
445308961.003.png
Atmega128 zapewnia następujące elementy: 128K bajtów wewnętrznej programowalnej pamięci typu
FLASH z dopasowaniem odczytu podczas zapisu, 4K bajty EEPROM, 4K bajty SRAM, 53 linie
wejścia/wyjścia, 32 robocze rejestry, Licznik rzeczywistego czasu(RTC), cztery liczniki z trybami
porównywania i PWM, dwa USART, bajtów zorientowany dwu-kablowy równoległy interfejs, 8 kanałów,
10 bitowy ADC z opcjonalnym różnicowym progiem wejściowym z programowalnym przyrostem,
programowalny licznik Watchdog z wewnętrznym oscylatorem, SPI równoległy port, IEEE standard
1149,1 ze zgodnym JTAG testowym interfejsem, również używanym przy dostępie do wbudowanego
systemu debugowania i z sześcioma programowalnymi trybami oszczędności mocy. Tryb nieaktywny
(Idle) zatrzymuje CPU pozwalając SRAM, licznikom, portom SPI i systemowi przerwań funkcjonować.
Tryb obniżonego poboru mocy (Power-Down) zachowuje zawartość rejestrów, ale zatrzymuje Oscylator,
uniemożliwiając wykonywanie innych funkcji aż do następnego przerwania lub resetu sprzętu. Tryb
oszczędzający moc (Power save) asynchroniczny zegar nie przestaje działać podczas, gdy reszta sprzętu
jest nieaktywna. Redukcja zakłóceń ADC zatrzymuje CPU i wszystkie wyjściowo-wejściowe moduły z
wyjątkiem asynchronicznego zegara i ADC w celu zmniejszenia hałasów podczas konwersji ADC. W
trybie oczekiwania (Standby) zarówno oscylator jak i asynchroniczny licznik działają.
Urządzenie to zostało wyprodukowane przy użyciu Atmelowskiej najnowszej wysoko upakowanej trwałej
technologii tworzenia pamięci. Wbudowany ISP FLASH pozwala na reprogramowanie w systemie
pamięci mikrokontrolera poprzez szeregowy interfejs SPI, poprzez tradycyjne trwałe programowanie
pamięci, lub poprzez wbudowany program ładujący działający na rdzeniu AVR. Program ładujący może
korzystać ze wszystkich tych interfejsów w celu załadowania programu do pamięci FLASH.
Oprogramowanie w ładowalnej części Flash będzie działało podczas aktualizacji części programów tej
pamięci zapewniającej prawdziwe operacje odczytu podczas zapisu. Poprzez połączenie 8-bitowego
RISC’owego CPU z wewnętrznym systemowym samo-programowalnej pamięci FLASH na jednej płytce,
Atmelowski Atmega128 jest mikrokontrolerem, który zapewnia łatwą dopasowalność wraz z
efektywnymi rozwiązaniami wiążącymi kontrole aplikacji.
Atmega128 AVR jest zaopatrzony w pełną gamę programów wspomagających rozwój: kompilatory C,
assembler makro, debuger, emulatory itp.
DOPASOWANIE ATMEGA103 DO ATMEGA128
ATmega128 jest kompleksowym mikrokontrolerem gdzie liczba umiejscowień I/O została zastąpiona 64-
oma lokalizacjami I/O zarezerwowanymi dla zbioru rozkazów AVR. W celu zapewnienia
kompatybilności z ATmega103, wszystkie I/O lokalizacje obecne w ATmega103 są w tym samym
miejscu w ATmega128. Większość dodatkowych lokalizacji I/O zastała dodana w rozszerzonej
przestrzeni adresowej od $60 do $FF. Do tych miejsc pamięci można się odwoływać tylko poprzez
instrukcje LD/LDS/LDD oraz ST/STS/STD, a nie prze rozkazy IN i OUT. Ta wewnętrzna realokacja
przestrzeni pamięci RAM może nadal być problemem dla użytkowników ATmega103. Również
zwiększona liczba wektorów przerwań może sprawiać problem dla kodów operujących na bezwzględnym
adresowaniu. W celu rozwiązania tego programu tryb dopasowania ATmega103 może zostać wybrany
poprzez programowanie bezpiecznika M103C. W tym trybie żadna z funkcji w rozszerzonej przestrzeni
adresowej jest niedostępna, jak i wewnętrzna pamięć RAM jest zlokalizowana jak w ATmega103.
Również, rozszerzony wektor przerwań jest usunięty.
100% wyjść z ATmega128 jest kompatybilne z wyjściami z ATmega128 i może zastępować ATmega103
na płytkach drukowanych.

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika:

Zgłoś jeśli naruszono regulamin