generator sygnału S-PDIF.pdf

P R O J E K T Y Z A G R A N I C Z N E

Generator testowy

sygnału S/PDIF

Generator ten jest przezna-

czony przede wszystkim do

sprawdzania odbiornikÛw S/

PDIF (Sony/Philips Digital In-

terface Format) i†zwi¹zanych

z†nimi przetwornikÛw cyfrowo-

analogowych (DAC) i/lub filtrÛw

wyjúciowych.

ZewnÍtrzny generator sygna³u

zegarowego - poziom standardu

TTL - umoøliwia generowanie

128 wartoúci czÍstotliwoúci prÛb-

kowania. Zegar ten moøna rÛw-

nieø wykorzystaÊ do generowania

standardowych czÍstotliwoúci,

przy czym pozosta³e inwertery

s³uø¹ jako oscylatory kwarcowe

(zak³adaj¹c, øe zastosowano

74HCU04).

Wysy³any sygna³ pochodzi

z†nadajnika cyfrowej fonii typu

CS8402A firmy Crystal. W†tak

krÛtkim artykule nie sposÛb wy-

mieniÊ wszystkich ustawieÒ, ja-

kich moøna dokonaÊ prze³¹czni-

kiem S1: czytelnikÛw odsy³amy

do danych katalogowych tego

uk³adu scalonego.

S¹ tu rÛwnieø wyjúcia optycz-

ne (IC4), podobnie jak wspÛ³osio-

we (K1, K2). Toroidalny transfor-

mator Tr1 zapewnia izolacjÍ elek-

tryczn¹ gniazd wspÛ³osiowych

(koncentrycznych) i†rÛwnieø zapo-

biega pÍtlom masy. Po³¹czenia

gniazd z†mas¹ zapewniaj¹ kon-

densatory C2 i†C3.

Transformator jest nawiniÍty

na rdzeniu TN13/7.5/5-3E25

z†przek³adni¹ 20:2:2, poniewaø

wyjúcia TXP i†TXN (uk³adu IC3)

s¹ rÛønicowe. NapiÍcie uzwoje-

nia pierwotnego wynosi 10V pp ,

by na wyjúciach wspÛ³osiowych

+5V

IC4

TOTX173

S/PDIF

8k2

IC1

IC2

100n

+5V

100n

OPTO

128f s

100

1N4148

47µH

1N4148

COAX

47µ

25V

100n

Tr1

270

+5V

MCK

TXP

47n

5 12

SDATA

TXN

PRO

C/SBF

C1/FCO

TRNPT/FC1

COAX

JP1

SCK

C6/C2

2 :2 :2

270

CBL/SBC

C7/C3

+5V

EM1/C8

+5V

47n

FSYNC

IC1a

EM0/C9

IC1 =74HC04

IC2 =74HC74

C9/C15

10k

CS8402A

RST

IC1f

IC1e

IC1d

2 3 4 5 6 7 8 9

22µ

40V

+5V

R2 1 8x 10k

IC1b

IC1c

Rys. 3.

Elektronika Praktyczna 12/99

zapewniÊ sygna³ 0,5V pp . Po

resecie obydwa wyjúcia s¹ w†sta-

nie niskim i†nie s¹ zwierane

przez Tr1. Prosty sygna³ akus-

P R O J E K T Y Z A G R A N I C Z N E

tyczny jest dodawany dla zapo-

bieøenia, na przyk³ad, wycisze-

niu wyjúÊ.

Zwora JP1 umoøliwia wprowa-

dzenie do sygna³u lewego albo

prawego kana³u sygna³u prosto-

k¹tnego o†wartoúci szczytowej

i†po³owie czÍstotliwoúci prÛbko-

wania. Umoøliwia to, na przy-

k³ad, sprawdzenie separacji kana-

³Ûw i†kombinacji sygna³Ûw cyfro-

wego i†analogowego. W†wiÍkszoú-

ci przetwornikÛw DAC dzia³anie

filtra zaczyna siÍ na po³owie

czÍstotliwoúci prÛbkowania. W†ta-

kim przypadku trudno wprowa-

dziÊ t³umienie za poúrednictwem

filtrÛw analogowych, poniewaø

poziom sygna³u sinusoidalnego

mniej lub bardziej odpowiada

poziomowi sygna³u 0dB. Przy tej

czÍstotliwoúci ³atwo rÛwnieø za-

uwaøyÊ, czy wystÍpuje korekcja

deemfazy (S1-4 wy³¹czony: deem-

faza w³¹czona) i jeúli tak, czy

zapewnia wymagane t³umienie

10dB.

Uk³ad CS8402A dzia³a w†trybie

0†(niski poziom na wejúciach M0

- M2). Tryb ten jest w†rzeczywis-

toúci przeznaczony dla interfejso-

wania z†przetwornikami analogo-

wo-cyfrowymi (ADC), ale tu zosta³

wykorzystany, poniewaø umoøli-

wia, øe FSYNC zegara L/R i†zegar

bitÛw SCK by³y pobierane we-

wnÍtrznie z†zegara MCK i†by³y

zorganizowane jako wyjúcia. Dane

dla po³owy czÍstotliwoúci prÛbko-

wania uzyskuje siÍ poprzez po-

dzia³ przez dwa sygna³u zegara L/

R w†uk³adzie IC2a. Poniewaø da-

ne te musz¹ byÊ uzupe³nieniami

do 2, podlegaj¹ przesuniÍciu o†je-

den okres zegara w†IC2b tak, øe

zaleønie od fazy zegara L/R czyli

inwertera IC1a, albo lewy albo

prawy kana³ zawiera sygna³

o†szczytowym poziomie. NastÍp-

nie drugi kana³ prze³¹cza jeden

LSB z†identyczn¹ czÍstotliwoúci¹.

Naleøy zauwaøyÊ, øe pewne

przetworniki DAC, szczegÛlnie ty-

pu 1-bitowego pierwszej generacji,

nie dzia³aj¹ prawid³owo przy syg-

na³ach 0dB, co moøe powodowaÊ

trudnoúci z†przesterowaniem CD.

Moøna to sprawdziÊ opisywanym

tu generatorem. Jeúli sygna³ akus-

tyczny jest niepoø¹dany, wejúcie

SDATA naleøy po³¹czyÊ z†mas¹,

a†IC1 i†IC2 pomin¹Ê.

Rezystor R1 i†diody D1, D2

chroni¹ wejúcie MCK przed zbyt

wielkimi lub asymetrycznymi syg-

na³ami zegara. Generator pobiera

pr¹d oko³o 30mA.

Projektował: T Giesberts

(994098)

Elektronika Praktyczna 12/99

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: