generator sygnału S-PDIF.pdf
(
50 KB
)
Pobierz
Generator testowy sygnału S/PDIF
P R O J E K T Y Z A G R A N I C Z N E
Generator testowy
sygnału S/PDIF
Generator ten jest przezna-
czony przede wszystkim do
sprawdzania odbiornikÛw S/
PDIF (Sony/Philips Digital In-
terface Format) i†zwi¹zanych
z†nimi przetwornikÛw cyfrowo-
analogowych (DAC) i/lub filtrÛw
wyjúciowych.
ZewnÍtrzny generator sygna³u
zegarowego - poziom standardu
TTL - umoøliwia generowanie
128 wartoúci czÍstotliwoúci prÛb-
kowania. Zegar ten moøna rÛw-
nieø wykorzystaÊ do generowania
standardowych czÍstotliwoúci,
przy czym pozosta³e inwertery
s³uø¹ jako oscylatory kwarcowe
(zak³adaj¹c, øe zastosowano
74HCU04).
Wysy³any sygna³ pochodzi
z†nadajnika cyfrowej fonii typu
CS8402A firmy Crystal. W†tak
krÛtkim artykule nie sposÛb wy-
mieniÊ wszystkich ustawieÒ, ja-
kich moøna dokonaÊ prze³¹czni-
kiem S1: czytelnikÛw odsy³amy
do danych katalogowych tego
uk³adu scalonego.
S¹ tu rÛwnieø wyjúcia optycz-
ne (IC4), podobnie jak wspÛ³osio-
we (K1, K2). Toroidalny transfor-
mator Tr1 zapewnia izolacjÍ elek-
tryczn¹ gniazd wspÛ³osiowych
(koncentrycznych) i†rÛwnieø zapo-
biega pÍtlom masy. Po³¹czenia
gniazd z†mas¹ zapewniaj¹ kon-
densatory C2 i†C3.
Transformator jest nawiniÍty
na rdzeniu TN13/7.5/5-3E25
z†przek³adni¹ 20:2:2, poniewaø
wyjúcia TXP i†TXN (uk³adu IC3)
s¹ rÛønicowe. NapiÍcie uzwoje-
nia pierwotnego wynosi 10V
pp
,
by na wyjúciach wspÛ³osiowych
75
R9
47
+5V
+5V
IC4
TOTX173
14
14
S/PDIF
R8
8k2
IC1
IC2
C8
100n
3
C7
100n
+5V
2
7
7
C4
100n
OPTO
4
128f s
R1
100
D1
1N4148
L1
47µH
1
D2
1N4148
R5
75
K1
S1
COAX
C5
47µ
25V
C6
100n
Tr1
R4
270
+5V
19
4
10
5
20
MCK
TXP
C2
47n
S
S
2
5 12
9
8
17
D
D
SDATA
TXN
3
6
11
8
9
2
R7
75
C
C
V
PRO
K2
R
R
10
3
C/SBF
C1/FCO
1
13
11
U
TRNPT/FC1
24
COAX
JP1
L
6
SCK
C6/C2
4
2 :2 :2
R6
270
R
15
1
CBL/SBC
C7/C3
+5V
13
EM1/C8
+5V
2
7
14
C3
47n
FSYNC
IC1a
EM0/C9
1
IC1 =74HC04
IC2 =74HC74
21
M0
C9/C15
12
R3
10k
22
CS8402A
M1
1
23
16
M2
RST
IC1f
IC1e
IC1d
2 3 4 5 6 7 8 9
18
C1
22µ
40V
13
11
9
+5V
1
1
1
12
10
8
R2 1 8x 10k
3
11
1
1
4
6
IC1b
IC1c
Rys. 3.
14
Elektronika Praktyczna 12/99
zapewniÊ sygna³ 0,5V
pp
. Po
resecie obydwa wyjúcia s¹ w†sta-
nie niskim i†nie s¹ zwierane
przez Tr1. Prosty sygna³ akus-
P R O J E K T Y Z A G R A N I C Z N E
tyczny jest dodawany dla zapo-
bieøenia, na przyk³ad, wycisze-
niu wyjúÊ.
Zwora JP1 umoøliwia wprowa-
dzenie do sygna³u lewego albo
prawego kana³u sygna³u prosto-
k¹tnego o†wartoúci szczytowej
i†po³owie czÍstotliwoúci prÛbko-
wania. Umoøliwia to, na przy-
k³ad, sprawdzenie separacji kana-
³Ûw i†kombinacji sygna³Ûw cyfro-
wego i†analogowego. W†wiÍkszoú-
ci przetwornikÛw DAC dzia³anie
filtra zaczyna siÍ na po³owie
czÍstotliwoúci prÛbkowania. W†ta-
kim przypadku trudno wprowa-
dziÊ t³umienie za poúrednictwem
filtrÛw analogowych, poniewaø
poziom sygna³u sinusoidalnego
mniej lub bardziej odpowiada
poziomowi sygna³u 0dB. Przy tej
czÍstotliwoúci ³atwo rÛwnieø za-
uwaøyÊ, czy wystÍpuje korekcja
deemfazy (S1-4 wy³¹czony: deem-
faza w³¹czona) i jeúli tak, czy
zapewnia wymagane t³umienie
10dB.
Uk³ad CS8402A dzia³a w†trybie
0†(niski poziom na wejúciach M0
- M2). Tryb ten jest w†rzeczywis-
toúci przeznaczony dla interfejso-
wania z†przetwornikami analogo-
wo-cyfrowymi (ADC), ale tu zosta³
wykorzystany, poniewaø umoøli-
wia, øe FSYNC zegara L/R i†zegar
bitÛw SCK by³y pobierane we-
wnÍtrznie z†zegara MCK i†by³y
zorganizowane jako wyjúcia. Dane
dla po³owy czÍstotliwoúci prÛbko-
wania uzyskuje siÍ poprzez po-
dzia³ przez dwa sygna³u zegara L/
R w†uk³adzie IC2a. Poniewaø da-
ne te musz¹ byÊ uzupe³nieniami
do 2, podlegaj¹ przesuniÍciu o†je-
den okres zegara w†IC2b tak, øe
zaleønie od fazy zegara L/R czyli
inwertera IC1a, albo lewy albo
prawy kana³ zawiera sygna³
o†szczytowym poziomie. NastÍp-
nie drugi kana³ prze³¹cza jeden
LSB z†identyczn¹ czÍstotliwoúci¹.
Naleøy zauwaøyÊ, øe pewne
przetworniki DAC, szczegÛlnie ty-
pu 1-bitowego pierwszej generacji,
nie dzia³aj¹ prawid³owo przy syg-
na³ach 0dB, co moøe powodowaÊ
trudnoúci z†przesterowaniem CD.
Moøna to sprawdziÊ opisywanym
tu generatorem. Jeúli sygna³ akus-
tyczny jest niepoø¹dany, wejúcie
SDATA naleøy po³¹czyÊ z†mas¹,
a†IC1 i†IC2 pomin¹Ê.
Rezystor R1 i†diody D1, D2
chroni¹ wejúcie MCK przed zbyt
wielkimi lub asymetrycznymi syg-
na³ami zegara. Generator pobiera
pr¹d oko³o 30mA.
Projektował: T Giesberts
(994098)
Elektronika Praktyczna 12/99
15
Plik z chomika:
wsl.prs
Inne pliki z tego folderu:
zimowy włącznik świateł samochodowych.pdf
(207 KB)
zestawy głośnikowe Hi-Fi.pdf
(372 KB)
zestaw uruchomieniowy dla procesorów AVR i '51 2.pdf
(474 KB)
zestaw uruchomieniowy dla procesorów AVR i '51 1.pdf
(609 KB)
zestaw uruchomieniowy dla procesorów AVR 89CX051.pdf
(472 KB)
Inne foldery tego chomika:
Karty katalogowe
Magia, okultyzm, spirytyzm
Magia, okultyzm, spirytyzm(1)
różne
różne(1)
Zgłoś jeśli
naruszono regulamin