UC-W6-8 i W10.pdf

6. Ukÿady sekwencyjne

W ukÿadach sekwencyjnych wartoŰci sygnaÿw wyjŰciowych zaleƌħ nie tylko od aktualnych

wartoŰci sygnaÿw wejŰciowych, ale takƌe od sekwencji ich poprzednich wartoŰci (stħd nazwa

ukÿady sekwencyjne). Sekwencja ta moƌe siĶgaĚ dowolnie daleko wstecz, wiĶc nie byÿoby

wygodnie opisywaĚ dziaÿanie ukÿadu sekwencyjnego uƌywajħc do tego celu tablicy wymieniajħcej

wartoŰci sygnaÿw wejŰciowych, ktre pojawiÿy siĶ do chwili obecnej [1, 3, 4, 6, 8].

Przykÿadem sposobu dziaÿania ukÿadw sekwencyjnych jest odbiornik telewizyjny, w ktrym nie

moƌna jednoznacznie okreŰliĚ jaki kanaÿ aktualnie jest wÿħczony analizujħc jedynie dotychczasowħ

sekwencjĶ naciŰniĶĚ klawiszy ânastĶpny kanaÿÒ i âpoprzedni kanaÿÒ. Potrzebna jest dodatkowa

informacja o stanie przeÿħcznika kanaÿw:

Definicja 6.1.

Stanem ukÿadu sekwencyjnego nazywa siĶ zbir zmiennych stanu, ktrych wartoŰci w dowolnym

momencie zwierajħ komplet informacji o przeszÿoŰci, niezbĶdny do okreŰlenia przyszÿego

zachowania ukÿadu [3, 4, 8].

W przypadku odbiornika telewizyjnego aktualny stan okreŰlony jest przez aktualny numer kanaÿu.

Dysponujħc aktualnym stanem (numerem kanaÿu) moƌna przewidzieĚ nastĶpny stan jako funkcjĶ

sygnaÿw wejŰciowych (naciŰniĶĚ klawiszy zmiany kanaÿw).

Definicja 6.2.

Zmienne stanu w ukÿadach logicznych sħ zmiennymi dwjkowymi odpowiadajħcymi pewnym

sygnaÿom logicznym wystĶpujħcym w ukÿadzie [6].

Ukÿady sekwencyjne

Ukÿad o n zmiennych stanu moƌe mieĚ 2 n rƌnych stanw. Bez wzglĶdu na wartoŰĚ n , 2 n jest

zawsze liczbħ skośczonħ, toteƌ czasem ukÿady sekwencyjne nazywa siĶ ukÿadami (automatami)

skośczonymi [6].

6.1. Sygnaÿ zegarowy

Zmiany stanu w ukÿadach sekwencyjnych synchronicznych nastĶpujħ w chwilach wyznaczonych

przez niezaleƌny od reszty ukÿadu sygnaÿ, nazywany sygnaÿem zegarowym lub krtko zegarem

(oznaczany jako CLK od ang. CLocK). Na rysunku 6.1. przedstawiony jest wykres czasowy

sygnaÿu zegarowego wraz z podstawowymi okreŰleniami [1]:

zmiana

stanu

CLK

T w

Rysunek 6.1. Wykres czasowy i podstawowe okreŰlenia zwiħzane z sygnaÿem zegarowym

Definicja 6.3.

Okres sygnaÿu zegarowego T okreŰla siĶ jako czas miĶdzy dwoma kolejnymi zmianami wartoŰci

w tym samym kierunku (kolejnymi zboczami aktywnymi: narastajħcymi lub opadajħcymi).

Definicja 6.4.

CzĶstotliwoŰĚ sygnaÿu zegarowego f okreŰlana jest jako odwrotnoŰĚ okresu T :

(Wzr 6.1)

Sygnaÿ zegarowy jest aktywny w stanie wysokim, gdy zmiana stanu wystĶpuje przy narastajħcym

zboczu sygnaÿu lub gdy sygnaÿ jest w stanie wysokim.

Sygnaÿ zegarowy jest aktywny w stanie niskim, gdy zmiana stanu wystĶpuje przy opadajħcym

zboczu sygnaÿu lub gdy sygnaÿ jest w stanie niskim.

W typowych ukÿadach cyfrowych Ï od zegarkw elektronicznych po superkomputery Ï Ɗrdÿem

sygnaÿu zegarowego jest oscylator kwarcowy. Typowe ukÿady TTL i CMOS pracujħ przy

czĶstotliwoŰci zegara 1 25 MHz [6].

Ukÿady sekwencyjne

6.2. Przerzutniki

Do budowy ukÿadw sekwencyjnych oprcz ukÿadw logicznych uƌywa siĶ przerzutnikw.

Definicja 6.5.

Podstawowym ukÿadem pamiĶtajħcym, z ktrego buduje siĶ ukÿady sekwencyjne jest przerzutnik

(ang. flip-flop). Funkcjħ przerzutnika jest pamiĶtanie jednego bitu [3, 6].

Przerzutniki w ukÿadach sekwencyjnych peÿniħ rolĶ pamiĶci. JednoczeŰnie sam przerzutnik jest

najprostszym ukÿadem sekwencyjnym [1].

Przerzutnik jest ukÿadem o co najmniej dwch wejŰciach i na ogÿ dwch wyjŰciach

komplementarnych (sygnaÿ na jednym wyjŰciu jest zanegowany w stosunku do sygnaÿu na drugim

wyjŰciu). Rozrƌnia siĶ nastĶpujħce rodzaje wejŰĚ:

zegarowe (ang. clock), zwane inaczej synchronizujħcym, taktujħcym lub wyzwalajħcym,

informacyjne,

programujħce.

Na rysunku 6.2. przedstawiony jest oglny schemat przerzutnika [6]:

wejĻcia

informacyjne

wejĻcie

zegarowe

Przerzutnik

wyjĻcia

wejĻcia

programujĢce

Rysunek 6.2. Oglny symbol przerzutnika

Przerzutnik moƌe byĚ wyposaƌony w dwa wejŰcia programujħce: wejŰcie ustawiajħce w stan

wysoki, zwane wejŰciem ustawiajħcym, oznaczane jako S lub PR (ang. Set lub PReset), oraz wejŰcie

ustawiajħce w stan niski, zwane wejŰciem zerujħcym i oznaczane jako R lub CLR (ang. Reset lub

CleaR). WejŰcia te sħ wejŰciami asynchronicznymi i nadrzĶdnymi w stosunku do pozostaÿych

wejŰĚ. NadrzĶdnoŰĚ ta wyraƌa siĶ tym, ƌe przy sterowaniu przerzutnika od strony jednych

i drugich wejŰĚ (synchronicznych informacyjnych i asynchronicznych programujħcych) o stanie

przerzutnika decydujħ wejŰcia asynchroniczne [1].

W symbolach graficznych przerzutnikw i wielu bardziej zÿoƌonych ukÿadw logicznych

(np. pamiĶci, ukÿadw mikroprocesorowych) niektre wejŰcia sħ oznaczone symbolem z negacjħ

Ukÿady sekwencyjne

(np. X ). Oznacza to, ƌe funkcja przypisana temu wejŰciu jest uaktywniana pojawieniem siĶ na

nim stanu logicznego 0 (jego poziomem aktywnym jest stan niski). Do zaznaczenia sposobu

oddziaÿywania wejŰĚ na ukÿad stosuje siĶ rwnieƌ oznaczenia graficzne (rysunek 6.3.) [1]:

aktywny stan 1

oddziaþuje zbocze

narastajĢce

aktywny stan 0

oddziaþuje zbocze

opadajĢce

Rysunek 6.3. Oznaczenia graficzne wejŰĚ przerzutnikw

Dziaÿanie przerzutnika moƌna opisaĚ na kilka sposobw [1, 3, 6]:

tabela prawdy Ï okreŰla zaleƌnoŰĚ stanu wyjŰcia Q t+1 przerzutnika od stanu wejŰĚ

informacyjnych w chwili t ;

tabela wzbudześ Ï okreŰla wymagane sygnaÿy na wejŰciach informacyjnych w chwili

poprzedzajħcej impuls zegarowy ( t ), tak aby wymusiĚ na wyjŰciach przerzutnika ƌħdanħ

zmianĶ w chwili nastĶpujħcej po impulsie zegarowym (t+1). Tabela wzbudześ jest

przydatna w procesie projektowania ukÿadw synchronicznych;

graf przejŰĚ Ï jest konstrukcjħ typowħ dla opisu wszelkich ukÿadw sekwencyjnych. Z kÿek

symbolizujħcych stany wewnĶtrzne przerzutnika (tu utoƌsamiane ze stanami wyjŰĚ)

wychodzi tyle ÿukw ile jest moƌliwych zestaww wartoŰci dwjkowych na jego wejŰciach

informacyjnych. þuk jest zawsze skierowany do stanu nastĶpnego, a prowadzi od stanu

poprzedniego. W szczeglnoŰci ÿuk moƌe byĚ skierowany do tego samego stanu

(podtrzymanie w danym stanie). Pewnym dozwolonym uproszczeniem rysowania grafu jest

zasada zezwalajħca na ÿħczenie kilku ÿukw identycznie skierowanych miĶdzy parħ dwch

stanw, nad ktrymi to ÿukami wypisuje siĶ wszystkie moƌliwe zdarzenia wejŰciowe

gwarantujħce to przejŰcie;

funkcja logiczna Ï opisuje sposb osiħgania stanu nastĶpnego na wejŰciu Q (Q t+1 )

w zaleƌnoŰci od stanu wejŰĚ informacyjnych w chwili t .

JeŰli przerzutnik ma wejŰcie synchronizujħce to jest nazywany przerzutnikiem synchronicznym,

natomiast jeŰli nie ma takiego wejŰcia Ï asynchronicznym [6].

Ukÿady sekwencyjne

6.2.1. Przerzutniki asynchroniczne

Kaƌdy przerzutnik zbudowany jest z bramek logicznych, zarwno w wersji TTL jak i CMOS.

Podstawowħ strukturħ pamiĶtajħcħ, powtarzajħcħ siĶ jako czĶŰĚ skÿadowa wszystkich

przerzutnikw jest elementarny przerzutnik S

R (ang. Reset Ï zeruj, Set Ï ustaw).

6.2.1.1. Przerzutnik S

Przerzutnik S

R zbudowany jest z bramek NAND, posiada dwa wejŰcia informacyjne

(R Ï wejŰcie zerujħce i S Ï wejŰcie ustawiajħce) oraz dwa komplementarne wyjŰcia (Q i Q ).

Przerzutnik ten jest przerzutnikiem typu zatrzask (ang. Latch) Ï zmienia swj stan niezaleƌnie od

zegara. Zmiana stanu przerzutnika nastĶpuje w momencie podania na wejŰcia informacyjne stanu

0 Ï stan ten jest stanem aktywnym przerzutnika S

R .

Na rysunku 6.3. przedstawiony jest schemat oglny i budowa przerzutnika S

R [3]:

Rysunek 6.4. Schemat oglny i budowa przerzutnika S

Poniƌej znajduje siĶ zestawienie rƌnych form opisu przerzutnika asynchronicznego S

R (tabele

6.1., 6.2., rysunek 6.5., rwnanie funkcyjne przerzutnika Ï wzr 6.2.) [3]:

Tabela 6.1. Tabela prawdy przerzutnika S

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: