Egzamin z UTK – I semestr , gr. III
Imię i nazwisko: ………………………………………………………….
Zad.1 Liczba dziesiętna a=23 przedstawiona w systemach binarnym i szesnastkowym mają wartości odpowiednio:
a) 10111b i 15h b) 11001b i 1Ah c) 10111b i 17h d) 10011b i 16h
Zad.2 Liczba szesnastkowa ( ABh) przedstawiona w systemach dziesiętnym i dwójkowym ma odpowiednio wartości:
a) 171 i 10101011b b)120 i 10101010b c)171 i 10101110b d)170 i 10101011b
Zad.3 Po sumowaniu liczb (a=1001U2) i (b=0010U2) kodowanych w kodzie U2 otrzymamy liczbę o wartości dziesiętnej równej:
a) +11 b) +5 c) -11 d) -5
Zad. 4 Wartości funkcji logicznych f=OR(a,b) i g= EXOR(a,b) dla a=1 i b=0 wynoszą odpowiednio:
a) f=0 i g=0 b) f=1 i g=1 c) f=1 i g=0 d) f=0 i g=1
Zad.5 Poniższe symbole przedstawiają następujące układy w kolejności:
rys.1 rys.2 rys.3 rys.4
a) NOT, EXOR, NAND, NOR b) Bramka trójstanowa, EXOR, AND, NOR
c) AND, OR, EXOR, NOR d) Bramka trójstanowa, EXOR, NAND, OR
Zad.6 Poniższe symbole przedstawiają następujące układy w kolejności:
Rys.1
rys.2 rys.3 rys.4
a) multiplekser (rys.1), przerzutnik D (rys.2), rejestr SIPO (rys.3), sumator (rys.4)
b) multiplekser (rys.1), przerzutnik D (rys.2), rejestr PISO (rys.3), sumator (rys.4)
c) przerzutnik D (rys.1), multiplekser (rys.2), rejestr PISO (rys.3), sumator (rys.4)
d) przerzutnik D (rys.1), rejestr PISO (rys.2),multiplekser (rys.3) sumator (rys.4)
Zad.7 Magistrale danych (D0-D31) i adresowa (A0-A31) umożliwiają procesorowi:
a)przesyłać do 4-bajtów w 1-takcie oraz adresować pamięć do 256MB
b) przesyłać do 8-bajtów w 1-takcie oraz adresować pamięć do 4GB
c) przesyłać do 4-bajtów w 1-takcie oraz adresować pamięć do 1GB
d) przesyłać do 4-bajtów w 1-takcie oraz adresować pamięć do 4GB
Zad. 8 Wskaż błędne określenie:
a) rejestr znaczników (PSW) określa stan aktualny wykonywanego procesu
b) współczesne procesory zawierają tylko po jednej jednostce ALU(integer) i FPU
c) rejestry segmentowe procesora wskazują rekordy w tablicy deskryptorów segmentów.
d) pamięć cache poziomu L2 jest jedno-blokowa, a L1 dzielona na blok danych i operacji
Zad.9 W celu przyspieszenia pracy procesora zastosowano rozwiązanie:
a) potokowość wykonywanych operacji
b) zastosowanie kilku poziomowej pamięci podręcznej
c) zastosowanie kilku jednostek arytmetyczno-logicznych
d) wymienione wszystkie rozwiązania z: a, b, c
Zad.10 Skojarzyć typy pamięci (SRAM, DRAM, EEPROM, CMOS) z ich rzeczywistym zastosowaniem, wybierz odpowiedź z podanego zbioru w nawiasie (BIOS, Cache procesora, pamięć konfiguracyjna, pamięć operacyjna):
SRAM-…………..
DRAM-………….
EEPROM-……….
CMOS-……………
Zad. 11 Ustaw wymienione typy pamięci DRAM, wzrastająco pod względem szybkości dostępu (przepustowości) : EDO, DDR SDRAM, FPM, BEDO
1-………………2-…………....3-……………4-…………..
Zad.12 Pamięć opisana jako 32Mx4 z sekwencją dostępu 5-1-1-1 posiada pojemność wyrażoną w bajtach oraz czas wymiany pakietu danych (32-bajty) wyrażony w cyklach magistrali pamięciowej:
a) pojemność = 8MB, czas wymiany = 8 cykli
b) pojemność = 16MB, czas wymiany = 5 cykli
c) pojemność = 32MB, czas wymiany = 5 cykli
d) pojemność = 16MB, czas wymiany = 8 cykli
Zad. 13 Jednostka informacji złożona z 2- cyfrowej liczby heksadecymalnej to:
a) bit b) słowo c) bajt d) nibble
Zad. 14 Rejestr procesora przechowujący adres kolejnego do pobrania i wykonania rozkazu to
a) wskaźnik stosu SP
b) rejestr segmentu kodu CS
c) rejestr flag PSW
d) licznik rozkazów PC
Zad. 15 Sygnał wejściowy procesora służący do zgłaszania przerwań sprzętowych oznaczany jest przez:
a) HOLD
b) INTR
c) RESET
d) ALE
spartakus66